MIT-Forscher planen, Silizium-Simulator mit 100-Kern-Chips herzustellen

Haben Sie es satt, Dual Core, Core 2 Duo, Core I 3/5/7 zu verwenden? Wie wäre es mit einem Prozessor mit 100-Core-Chips! Ich mache keine Witze. Ja, es sind 100-Core-Chips! MIT-Forscher haben einen softwarebasierten Chipsimulator weiterentwickelt, der Chipdesigns mit einer großen Anzahl von Kernen auf Fehler testet und die Möglichkeit bietet, den potenziellen Stromverbrauch von Designs sowie Verarbeitungszeiten für Aufgaben, Speicherzugriff und Kern-zu-Kern-Kommunikation zu messen Muster. Dieser neue Prozessor soll noch in diesem Jahr hergestellt werden und möglicherweise über 100-Kerne-Chips haben.


Der Name dieses neuen Simulators ist 'Hornisse.' Wann Mängel gefunden werden, ermöglicht Hornet Designern, schnell alternative Designs auszuprobieren, um sie zu umgehen. Andere Simulatoren führen schnellere Funktionstests durch, sind jedoch in ihrer Simulation weniger genau, während sie den Zyklus eines Programms verarbeiten, das auf jedem Chipdesign ausgeführt wird.

Srini Devadas, Professor für Elektrotechnik und Informatik am MIT und Hauptforscher von Hornet, sagte: „Hornet misst genauer als eine funktionale Simulation, wie lange ein Programm dauert und wie viel Energie verbraucht wird. Sie können damit eine interessante Computerarchitektur entwickeln und testen. Es gibt immer einen Kompromiss zwischen Geschwindigkeit und Genauigkeit. Bei einem Design mit 256 Kernen müsste eine Simulation alle Prozesse berücksichtigen, die auf jedem Thread ausgeführt werden – etwa eine Million Anweisungen pro Thread, mit einem Thread pro Kern. Das bedeutet, dass 256 Millionen Anweisungen pro Zyklus ausgeführt werden, um das Design zu testen, und die Zeit, die für die Ausführung des Tests aufgewendet wird, verschiebt sich von Stunden auf Tage. Wenn wir Systeme mit 1000 Kernen entwickeln würden, bräuchten wir mehr Computer und müssten sie parallel laufen lassen.“

Das bedeutet, dass die Kerne endlos im Leerlauf bleiben, während sie darauf warten, dass der andere Speicher oder andere Ressourcen freigibt, und hängen an denen, die sie selbst gesperrt haben. Durch die Messung der genauen Ergebnisse jedes Rechenzyklus in einem Programm führt Hornet 'zyklusgenau' Simulation von Chipdesigns mit bis zu 1.000 Kernen. Für diese Genauigkeit gewann das Hornet-Team beim Fünften Internationalen Symposium on Networks-on-Chip im Jahr 2011 den Preis für das beste Papier. Dies war die erste Version des Simulators, bei der es bei einer eingehend untersuchten Multicore-Computing-Technik fatale Fehler aufwies, die andere Simulationen hatten verfehlt.

Gegenwärtig wurden die meisten Tests von Siliziumsimulatoren mit Designs mit 64 Kernen durchgeführt. Wenn es dem MIT-Forschungsteam gelingt, eine größere Anzahl von Kernen perfekt zu testen, wird es einen neuen Multicore-Architekturchip namens an . entwickeln und herstellen 'Ausführungsmigrationsmaschine.'

Devadas sagte: „Wir sind an einem Punkt angelangt, an dem wir von den Fähigkeiten der Architektur überzeugt sind, indem wir Hornet zum Testen auf einem 64-Core-Design und darüber hinaus verwendet haben. Ziel ist es, einen Chip mit über 100 Kernen zu bauen – möglicherweise bis zu 128, die endgültige Zahl steht jedoch noch nicht fest.

Quelle : Verdrahtet

[ttjad keyword = ”Prozessor”]

Das könnte dir auch gefallen
de_DEGerman